This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

10 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-66963

(5) Int Cl. 4 H 01 L 27/10 21/76 27/04

の発明の名称

識別記号 325 庁内整理番号 F-8624-5F

D-7131-5F C-7514-5F 審査請求 未請求 発明の数 2 (全11頁)

❸公開 昭和63年(1988)3月25日

満埋込型半導体装置およびその製造方法

到特 顧 昭61-211009

②出 願 昭61(1986)9月8日

神奈川県厚木市森の里若宮3番1号 日本電信電話株式会 茂 烾 岸 明者 72発 社厚木電気通信研究所内 神奈川県厚木市森の里若宮3番1号 日本電信電話株式会 降 紅 森 ⑫発 明 者 **社厚木電気通信研究所内** 日本電信電話株式会 神奈川県厚木市森の里若宮3番1号 浦 賢 次 明 者 \equiv ②発 社厚木電気通信研究所内 神奈川県厚木市森の里若宮3番1号 日本電信電話株式会 嗸 者 中 島 明 79発 社厚木電気通信研究所内 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社 砂出 顖 人 外2名 弁理士 鈴江 武彦 個代 理

明細・数

1. 発明の名称

海埋込型半導体装置かよびその製造方法 2. 特許請求の範囲

第1の導電型を有する半導体単結晶基板上 に第2の導電型を有する第1の半導体単結晶層と 第1の導電型を有する第2の半導体単結晶層が積 層され、該第1と第2の半導体単結晶層が該半導 体単結晶基板に達する深さの格子状の溝によって 島状に分離されており、該第1の半導体単結晶層 の側面と該溝の底部に第1の絶縁膜が形成され、 該第1の半導体単結晶層の側面に該第1の絶録膜 をはさんで第1の導電体が該溝の底部に埋め込ま れ、該第1の半導体単結晶層と該第1の絶縁膜と 該第1の導電体とによりキャペシタが形成され。 該第2の半導体単結晶層の該第1の半導体単結晶 唐とは反対側の面に第2の導電型を有する拡散層 が形成され、該第2の半導体単結晶層の側面に第 2 の絶録膜と当該第 2 の絶録膜上の該牌の内部に 第2の導電体が該第1の導電体と絶録されて形成 され、該第1の半導体単結晶層と該第2の半導体 単結晶層と該拡散層と該第2の絶録膜と該第2の 導電体とにより電界効果トランジスタが形成され た構造を有することを特象とする溝埋込型半導体 装置。

 該第2の絶級膜上の該海の内部に第2の導電体を 海幅の狭い方の海内部でつなげて接続しかつ海幅 の広い方の海内部でつなげないで隔てて絶縁し更 に該第1の導電体と絶談して形成する工程とを具 備したことを特徴とする溝埋込型半導体装置の製 造方法。

3.発明の詳細な説明

[産業上の利用分野]

本発明は、ダイナミック・ランダム・アクセス・メモリにおける微細なメモリセル構造よりなる構想込型半導体装置およびその製造方法に関するものである。

[従来の技術]

1個のトランジスタと1個のキャインタから成るダイナミック・ランダム・アクセス・メモリ (以下 DRAMと略配する)の高密度化を達成するために種々のメモリセル構造が提案されている。その一つにシリコン基板表面に形成した溝の中にキャインタとトランジスタの一部を埋め込む方法 (W.F. Bichardson 他による IEDM Tech. Dig.

にためこむので、アルファ線によるセル部のソフトエラーに対して耐性が向上することである。 -

[発明が解決しようとする問題点]

しかし、100メガピット級セル(セル面積~ 1 mm²)を実現するには以下のような問題がある。 (们セル間の分離を選択酸化法にりかりコン基板の主面上に形成しているため、分離である。何第 1 6 図 (a)に示す拡散層と穴の合わせ余裕、の第 1 6 図 (a)に示す拡散層と穴の合わせ余裕、が必要なに必要な領域に必要な領域に必要な領域に必要ながである。 でなためセル面積の縮小に必要な領域に必要なためセル間では次がに必要なる。 セル間の大きではないので、である。 で気的干渉が生じるという欠点がある。

本発明の目的は、セル部におけるマスク合わせ 余裕による面積ロスを最小限に抑え、かつセル間 の電気的干渉を確実に防止し、かつセル面積1~ 2 m²を実現可能とする超微細メモリセルのため の構埋込型半導体要賛の構造およびそのメモリセ ルを従来のメモリセルの製造で使われるリソグラ

7 1 4 頁(1985年))が提案されている。この 方法を以下図面を用いて説明する。第16図(a)。 (b)はそれぞれ該従来法による DRAM セルの平面図な よび第 1 6 図(a)の I - I 断面図である。穴 3 0 内 の下部に誘電体薄膜よりなるキャペシタ用絶線膜 9を介してキャイシタ電板 3 1 が埋め込まれてい る。キャインタの他方の電極はp形シリコン基板 1を用いている。欠30内の上部側面にはトラン **ジスタのチャネル領域33が形成され、キャペシ** タ 部とトランツスタの境に不純物拡散層から成る ドレイン領域の1形拡散層32、穴30の上部コ ーナ部に不純物拡散層から成るソース領域のa形 拡散層38(ピット線として働く)が形成されて いる。さらに、ゲート電佐13(ワード線として 働く)により穴まのが埋め込まれている。セル間 (ピット線間)は選択酸化法により形成されたシ リコン酸化膜よりにより分離されている。

上配従来の利点は、(I)穴側面にキャインタとト ランシスタを形成しているために、セル面積の縮 小が容易に実現できること、回答積電荷を穴内部

フィー用マスクの層数よりも少ない層数で製造する製造方法を提供することにある。

[問題点を解決するための手段および作用]

本発明は、1方向の神幅が他方のの神幅が他方のの神幅が他方のの神では、1方向の神では、1方向の神では、1方向の神では、1方向の神では、1方向の神では、1方向の神では、1方向の神では、1分が形式を1分が形式を、1分が形式を1分

従来の技術とは、キャイシタかよび MIS 形 FET が形成されている領域が格子状の帯により分割された島状のシリコンの側面であること、セル間の分離は隣により行われていること、セル部の形成に必要なリングラフィー用マスク層数は、従来、3 層以上必要であったのに対し得形成用かよびピ

ット線形成用の2層のみで良いことが異なる。 [実施例]

以下の実施例では、MIS 形 FET として n チャネル形を基本に説明するが、導電形をすべて逆にすれば p チャネル形にすることができる。 実施例 1

上記の例では、ュ形シリコン薄膜2とり形シリ コン薄膜 3 を形成するのに CVD 法を用いて単結晶 薄膜をエピタキシャル成長させたが、これらの薄 膜の膜厚が薄くても良い場合には、イオン注入法 を用いて形成することができる。例えば、B形シ リコン薄膜 2 はリンを 1 MeVのイオンエネルギー **でシリコン基板に注入すると平均のリンの注入架** さは 1.1 畑 程度なので、これを 1000℃で 1 時 間熱処理することによって、1.1 /mg の深さより も若干広がったa形シリコン領域をa形シリコン 薄膜 2 として得ることができる。また。p形シリ コン薄膜 3 は、ホウ栞を 5 0 keV のイオンエネル ギーで注入すると平均のホウ素の注入深さは 0.16 μαα 程度となるので、1000℃で30分熱処理す ることにより 0.1 6 畑 の深さよりも若干広がった p 形 シリコン領域を n 形 シリコン領域の上層 に p 形シリコン薄膜まとして得ることができる。イオ ンの注入量については、精密な実験を行なうこと により所望の値の不純物濃度となるように決める

分割された隣接の MIS 形 FET 4 2 のゲートは互い に接続されていてワード線 4 3 を形成している。 第 1 図 (c) に示すように MIS 形 FET 4 2 の 善板主面 個に形成された拡散層 1 6 (ソース領域)は、溝 幅の広い溝の上を横切るピット線 4 4 により接続 されている。

次に、第3回に示すように、p形シリコン薄膜3の表面を酸化して、シリコン酸化膜4を形成したのち、公知のCVD法によりシリコン窒化膜5かよびシリコン酸化膜6を堆積する。シリコン酸化膜6を堆積する。シリコン酸化膜6かよびシリコン酸化膜6かよびシリコン酸化度6のmm、100~200mm、0.5~2μmとする。CVD法により堆積したシリコン酸化膜6は、以下の製造工程で示すときのに、シリコン酸化膜をエッチング加工するともいって多り、例えば、リッス(PSG)に変えてもよい。

第4図(a) および(b) に示すように、公知のホトリソクラフィーあるいは電子線あるいは X 線リソクラフィーにより格子状の溝をペターニングしたレンストパタン1をマスクに、シリコン酸化膜 6、シリコン盤化膜 6 およびシリコン酸化膜 4 の 積層膜をエッチングしてレジストパタン1のパタンを 転写する。

ここで図番号の旅字(a) かよび(b) は第 1 図 (a) にかける、それぞれ Ⅱ - Ⅱ かよび Ⅲ - Ⅲ 方向でシリコ

ンあ板を切断したときの断面図である。以下各図にかいて同様とする。上記パターニングにかいてはかいておけれた幅 Wi は、面一面断面図にかける Wi ・W2 をそれた幅 Wi は、面一面断面図にかける W2 よりも広いことである。例えば、Wi ・W2 をそれをいってはのえば、単なる。なた、双正方形とする。なか上記数値は、単なるすればは反応である。上記積層膜のエッチングには、対する。 RIE にかいては、例えば、との混合 は との できる。 CP4 と 水環 層膜の 個盤を ほんと 垂直に パターニングできる。

次に、レジストペタン?を除去したのち、 CVD 法により形成したシリコン酸化膜 6 をマスクに BIE 法により p 形シリコン薄膜 3 、 n 形シリコン薄膜 2 かよびシリコン基板 1 の一部をエッチングして格子状の溝を形成する (第 5 図 (a) かよび(b))。

たは熱窒化によるシリコン窒化度あるいは、五酸 化タンタルを用いる。以下では、シリコン酸化膜 を用いた場合を説明する。シリコン酸化膜のキャ インタ用絶縁膜9を形成後、キャパンタの一方の 電極となる導電体10を堆積し、海を埋め込む。 導電体10として、例えば、リンをドープした多 結晶シリコンを用いる。堆積膜厚はW₁/2より大 きくとり、幅 W₄ の帯を埋め込む。リンのドーピン **グ法としては、多結晶シリコンを堆積するときに 同時にホスフィンを添加する方法あるいは、リン** を添加しない多結晶シリコンを堆積した後、リン をイオン注入して拡散させる方法、または、POCL。 を用いてリンを拡散させる方法がある。薄が深く、 かつ開口部が狭い場合には、多結晶シリコンの表 面からリンを拡散させる方法では清柔部まで拡散 が十分に行えない。そのため、海内面に薄く多粒 晶シリコン腹を堆積したのちリンを拡散させ、再 度多結晶シリコン旋の堆積およびリン拡散を繰り 返す方法を用いてもよい。

次に、第7図白かよび白に示すように多結晶シ

上記り形および n 形シリコン薄膜 3 ・ 2 の膜厚を例えばそれぞれ 2 μm・5 μmとするとき、り形シリコン薄膜の上面より削った薄架さは、例えば塩素、81CL4・8F6・CF4 等のハロゲン元素を含むガスを用いる。エッチング速度の一にかいて素を含むガスを用いる。エッチング速度の一とでは、独立して、カーンとのエッチングの同上、エッチングしてもよい。上記ガスを混合しコンとではよい。上記ガスにアルゴンガス、改まるシリコンを放けまる。このり形高度にはまを形成する。このり形高度にはまたが成場を形成する。このり形高度にはまたのよのである。

次に、CVD 法によるシリコン酸化膜 6 をファ素を含む混合液により除去したのち、第 6 図 (a) および (b) に示すようにキャイシタ用絶縁膜 9 を形成する。キャイシタ用絶縁膜 9 として、例えば、海内面を酸化したシリコン酸化膜あるいは、CVD 法ま

リコン膜の導電体10をエッチペックして海内に のみ残す。海内に残存する多結晶シリコン際のの導 電体10の表面位置は、n形シリコン薄膜20境界と同レベル、あるいは n 形シリコン薄膜20境界と同レベル、あ下の工程 でキャペンタの上部に形成される PET のゲート が オフセットになることを避けるためである。上記 エッチペックは、シリコン薄膜のエッチングに スた方法により、エッチング用マスクを用いずに 行う。

続いて、第8図のおよびのに示すように存内に 理改した多結晶シリコン膜の導電体10の上に絶 繰度11を形成し、p形シリコン薄膜の側面にか 一ト絶縁膜11を形成し、ゲート電極13を形成 する。絶縁膜11としては、例えば多結晶シリコ ン膜の体10の表ででが成してが ン膜を用いる。それを形成ははかっ ンはを用いる。ま12の存むにはいりの が内面に CVD 法により厚さ50~100 nmのシ リコン毀化膜を増したのち、 RIE 法により評例 シリコン腹13上に絶線膜14を形成する。

続いて、多結晶シリコン膜 1 3 上の絶録膜 1 € として、例えば多結晶シリコン 1 3 の表面を酸化 してシリコン酸化膜を形成する。

次に、シリコン望化膜 5 を加熱したリン酸により除去したのち、第 1 0 図 (a) かよび (b) に示すよう

をドープした多結晶シリコン膜を堆積する。ここ で瓜要なことは、脾幅の狭い脾においては対向す る溝側面に堆積した多結晶シリコン膜が互いに接 触して溝を埋め込む(第8図(b))のに対して、溝 幅の広い牌においては、対向する牌側面に堆積し た多結晶シリコン膜の間に空隙を残すことである。 これを実現するには、堆積する多結晶シリコン膜 の膜厚をW2/2より大きくW1/2より小さくすれば よい。例えば、W₁,W₂をそれぞれ 0.8 µm、 0.4 µm とすれば、多結晶シリコン膜の膜厚としては 0.3 畑とすれば良い。このような膜厚の多結晶シリコ ンを用いると、ワード線の形成される方向につい ては、溝を埋め込んだ多結晶シリコンの表面がほ ぼ平坦になっているのに対して、それと直交する 方向の隣領域においては、多結晶シリコン膜に凹 みが作られる。

次に、多結晶シリコン膜13をエッチパックして、第9図(a)においては、薄側面にのみ多結晶シリコン13を残し、第9図(b)においては、多結晶シリコン13により溝を埋め込んだのち、多結晶

に、CVD法により例えばシリコン酸化膜 15を堆積し、海幅の広い海に残存する空隙を埋め込む。なお、上記シリコン酸化膜 15に代えて、シリコン盤化膜、PSG 等の絶縁膜を堆積してもよい。

シリコン酸化膜 1 5 を堆積後、第 1 1 図 (a) およ ひ(b)に示すようにエッチパックを行い、滞幅の広 い 溝の空隙に埋め込んだシリコン酸化膜15の表 面を平坦化する。上記エッチパックには、例えば CF』と水素の混合ガスによる RIE 法を用いる。次 に、p形シリコン薄膜3の上面にa形不純物とし て例えばヒ素をイオン注入して MIS 形 FET の拡散 暦18を形成する。イオン注入は例えば加速電圧 cm⁻²でマスクを用いずに行う。続いて、注入した ヒ素を電気的に活性化するため 900~1000で程 度で熱処理を行なう。次に、シリコン酸化膜↓を ファ酸を含む混合液により除去して上記拡散層 16を露出したのちピット線として作用するシリ サイド膜を公知の方法により形成する。シリサイ ド膜は例えば以下のように形成する。 シリサイド 膜を形成する金属として例えばモリプデン膜17をスペッタ法により膜厚20~200 amを堆積したのち、アモルファスシリコン膜18をスペッタ法により膜厚50~200 am 堆積する。なお、上記郡膜の堆積原序を逆にして、アモルファスシリコン膜を堆積したのちモリプデン膜を先に堆積してもよい。以下では、モリプデン膜を先に堆積する場合を説明する。

よび(b)の断面構造を得たとする。実施例1で説明した方法により多結晶シリコン膜13をエッチペックし、滞傷の広い滞にかいては滞倒面のみに多結晶シリコン膜13により滞を埋め込み、では、多結晶シリコン膜13により滞を埋め込み、その表面がp形シリコン滞膜の上面とほぼ一致するようにする。続いて、第13図(a)かよび(b)に示すようにシリサイドを形成する金属として例えばモリプアン膜20を膜厚20~100 nm 堆積する。

次に、不活性雰囲気中、400~600でで熱 処理を行いモリプアンと多結晶シリコンを反応さ せモリプアンとりはなかったモリプアンをレ シリサイド反応になかったモリプアンをリ ン酸と前段を含む混合液により除去し、さらに、 シリコン酸化反。 次により除去し、の はなった時内に堆積したのち、エッチペックし て表面を平坦化する。

以降の工程は、実施例1の第11図(4)かよび(6)

アラフィエ程で達成できるのではおお。以上により、多結晶シリコン13になが形成とシリサイド膜19によるワーれ、DRAMのメモリサイドではなが形成が形成がではなった。 DRAMのメモリサイドを形成する。 では、アンカー・アンに代えて、アクスを関切を表し、アクスを関切を表し、アクスを表し、アクスを使用して、アクスを使用した。 は、アクスを使用した。 は、アクスを使用した。 ないによって、おいるのでは、アクスを使用した。 ないによって、ローコングラーをでは、アクスを使用いたのでは、アクスを使用いた。 ないになった。 ないには、アクスを使用いたのでは、アクスを使用いたのである。 ないに、アクスを使用いたのでは、アクは、アクは、アクスをで用いたのである。

奥施例2

実施例1にかいてワード線には多結晶シリコンを用いたが、ワード線にシリサイドを用いる場合の製造方法について説明する。

実施例1に説明した製造方法により第8図(4)か

以降に示したとうりである。 寒施例 3

実施例1、2にかいては、滑側面をチャネルとする MIS 形 PET のケートを形成して、隣接するゲート間の隙間をシリコン酸化膜で埋込んだのちに、p形シリコン薄膜3の上面に拡散層を形成していたが、実施例3では該拡散層を上記ゲート電極形成前に形成する方法について述べる。

特開昭63-66963(7)

ことは、ゲート電極を形成する上でのゲート電極 材料の選択の自由度を大きくせしめる重要な意味 を持っている。すなわち、n形拡散層16を形成 する前にゲート電極を形成してしまうと、拡散層 を形成するときの900~1000℃の熱処理にゲ - ト電極が耐える必要があり、この制約からゲー ト電極材料としてポリシリコンかまたはポリシリ コンとシリサイドの2層構造体かまたはシリサイ どに限られていたものであるが、ゲート電極を拡 散層の形成後に形成できることとなれば、拡散層 形成後は高温熱処理を必要としないので、ゲート 電極材料には耐熱性の低いものでも適用でき、特 **化アルミニウムヤモリプアンヤタングステンなと** の抵抗値の低い金属も適用できることとなり、半 事体英匱の高速動作を可能ならしめることとなる。 [発明の効果]

以上説明したように、一方向が他方向より狭い格子状の際により分割した島状のシリコン薄膜の側面上部に MIS 形 FET を、側面下部にキャペシタを形成したメモリセルにおいては


製造方法にかける各工程での断面図である。第13回かよび第14回は本発明の第2の実施例による製造方法のうち第1の実施例と異なる工程を示す図、第15回は本発明に係る『形拡散層をゲート電極形成前に形成する第3の実施例を説明するための図、第16回()かよび(6)は従来の方法によるメモリセルの平面図かよび断面図である。


1 … p 形 シリコン 慈板、 2 … n 形 シリコン 薄膜、 3 … p 形 シリコン 薄膜、 4 . 6 , 1 5 . 3 4 … シリコン 薄膜、 4 . 6 , 1 5 . 3 4 … シリコン 酸化膜、 7 … レ ジスト パタレ、 8 … p 形高濃度層、 9 … キャパシタ用 絶縁膜、 1 0 … 導電体、 1 1 . 1 4 … 絶禄膜、 1 2 … ゲート 絶縁膜、 1 3 … ゲート 電極、 1 6 . 3 2 . 3 5 … n 形拡散層、 1 8 … アモルファスシリコン 膜、 1 7 . 2 0 … モリアアン 膜、 1 9 . 2 1 … モリアアンシリサイド膜、 3 0 … 欠、 3 1 … キャパシタ 電極、 3 3 … チャネル 領域、 4 1 … キャパシタ、 4 2 … MIS 形 FET、 4 3 … ワード 線、 4 4 … ピット 線。

また、上配のメモリセルの製造においては、付 2階のリソクラフィー用マスクで製造できるとい 5利点がある。


4. 図面の簡単な説明


第1図(a)。(b)および(c)は本発明によるメモリセルの平面図、ワード線までを形成した斜視図およびピット線までを形成した斜視図であり、第1図(b)は、本発明の特徴を最もよく表している。第2図ないし第12図は本発明の第1の実施例による






第 1 図







特開昭63-66963(10)

